Chip 5nm Của IBM Có Thể Tăng Thời Lượng Pin Gấp 4 Lần

Tính đến năm 2017, kiến trúc 5nm đang trở thành bước tiến lớn trong ngành bán dẫn, cho phép tạo ra dòng chip mới hiệu năng cao và tiết kiệm điện.

IBM đã bắt tay với Samsung và GlobalFoundries, công ty gia công chip cho Qualcomm, AMD và nhiều nhà sản xuất khác, để phát triển quy trình xây dựng chip 5nm. Hồi năm 2015, hãng cũng công bố nền kiến trúc 7nm, trong khi đó, Samsung sẽ công bố thế hệ chip 7nm vào năm 2018.

Thông báo mới của IBM là bước độ phá quan trọng trong mảng thiết kế vi xử lý. Được biết, chip 5nm sẽ sử dụng bóng bán dẫn cầu vòm ngang “gate-all-around”, với vật liệu cổng bao quanh bộ 3 silicon nằm ngang, khác so với thiết kế vây dọc FinFET, vốn được sử dụng trong hầu hết dây chuyền sản xuất hiện nay. Theo IBM, FinFET cũng có thể giảm xuống kích thước 5nm, nhưng đó là mức thiết kế trần hiệu suất; và khi đó nó sẽ giới hạn dòng điện chạy qua lớp vây quá nhỏ. Còn Ars Technica cho biết, kiến trúc gate-all-around đơn giản hơn FinFET và có thể thu nhỏ lại thành 3nm.

IBM khẳng định rằng các dòng chip được thiết kế trên nền kiến trúc 5nm sẽ giúp tăng hiệu suất hơn 40% so với chip 10nm hiện hành với cùng điện áp. Đặc biệt, nó còn giúp tiết kiệm 75% điện năng. Ngoài ra, nhờ công nghệ quang khắc bằng tia siêu cực tím EUV cho phép điều chỉnh chiều rộng tấm nanosheet trên một thiết kế chip đơn. Nhờ đó, các nhà sản xuất sẽ có thể tinh chỉnh công suất và hiệu suất theo ý muốn.