Toshiba Ra Mắt Chip 3D TLC NAND Dùng Công Nghệ Kết Nối TSV

Khoảng giữa tháng 07/2017, Toshiba đã công bố chip nhớ 3D TLC NAND dung lượng 512 GB và 1 TB đầu tiên của hãng được sản xuất theo tiến trình BiCS với công nghệ TSV.

Các chip mới bao gồm 8 hoặc 16 đế chip 3D NAND được xếp chồng lên nhau và kết nối điện theo chiều dọc qua silicon (TSV) và hiện là một trong những chip nhớ không khả biến có dung lượng lớn nhất trên thị trường. Các sản phẩm thương mại dùng các chip NAND mới dự kiến sẽ xuất hiện vào năm 2018, đầu tiên sẽ tập trung vào thị trường ổ SSD cao cấp dành cho doanh nghiệp.

Được biết, Toshiba sử dụng kiến trúc BiCS2 48 lớp để sản xuất đế chip 512 Gb 3D TLC NAND thay vì BiCS3 64 lớp và kiến trúc Bit Cost Scaling (BiCS). Một trong số những lý do là vì dùng BiCS2 với 48 lớp sẽ giảm thiểu độ dày của các chip nhớ khi xếp chồng. Bên cạnh đó, Toshiba có thể giảm số lượng các lớp trong một đế bởi BiCS2 dùng tiến trình sản xuất dày hơn, từ đó tăng độ bền và đáp ứng được nhu cầu của các loại bộ nhớ dành cho doanh nghiệp.

Toshiba gọi đây là bộ nhớ 3D NAND 16 đế chip xếp chồng kết nối bằng TSV đầu tiên trên thế giới. Việc xếp chồng các đế NAND để tạo ra các chip nhớ có dung lượng lớn đã được nhiều hãng sản xuất sử dụng trong nhiều năm. Mục tiêu là để tăng dung lượng và tối ưu hóa hiệu năng cho các loại ổ SSD cùng các thiết bị lưu trữ thể rắn khác.

Phương pháp truyền thống để kết nối các đế NAND là dùng dây dẫn bằng vàng siêu mỏng giữa viền đế và tấm nền hay các chân pin bên ngoài. Nó có khuyết điểm là sẽ cần rất nhiều dây và viền đế NAND phải đưa ra để tạo khoảng trống cho dây kết nối.

Phương pháp TSV kết nối dọc bằng silicon tối ưu hơn đã sớm được các nhà sản xuất bộ nhớ tiếp nhận trong đó có Toshiba. Về cơ bản, TSV là các điện cực được cắm xuyên qua chiều dày của một đế silicon và kết nối với các đế nằm trên và dưới đế silicon này trong một khối xếp chồng. Toshiba tiếp nhận TSV và sử dụng công nghệ trên các chip nhớ DRAM và bộ nhớ tùy biến ASIC, nhưng hiện mới khai thác trên chip 3D NAND.

Các chip nhớ 512 GB và 1 TB TLC NAND của Toshiba sử dụng giao thức Toggle DDR với tỷ lệ truyền tải dữ liệu 1066 MT/s - một trong những ưu điểm khi sử dụng công nghệ TSV. Một ưu điểm khác là nó sẽ tiết kiệm điện năng gấp đôi so với các chip nhớ dùng kiến trúc BiCS2 nhưng các đế chip kết nối bằng dây.

Kích thước của chip nhớ dung lượng 512 GB và 1 TB đều là 14 x 18 mm, bên dưới sẽ sử dụng giao tiếp tiêu chuẩn dual x8 BGA-152. Dòng chip nhớ mới sẽ được sử dụng chủ yếu trong các ổ SSD dung lượng cao dùng cho máy chủ. Dung lượng lớn, tốc độ truyền tải nhanh, tiết kiệm điện năng là yếu tố cốt lõi của một thiết bị lưu trữ dành cho các trung tâm dữ liệu.

Các phiên bản chip nhớ 512 GB và 1 TB 3D TLC NAND có thể giúp sản xuất ổ 2,5 inch SSD với dung lượng lên đến 15 - 30 TB. Toshiba cũng đã bắt đầu chuyển giao nguyên mẫu chip nhớ dung lượng cao mới cho các đối tác và bắt đầu sản xuất chip mẫu vào cuối năm 2017.