Khoảng cuối tháng 11/2018, một số nguồn tin cho biết, IBM đã thiết kế thành công các vật liệu và quá trình giúp cải thiện hiệu quả của việc sản xuất chip ở node 7nm và thậm chí nhỏ hơn.
Các nhà nghiên cứu của IBM đã vượt qua các thách thức trong lĩnh vực “lắng đọng vùng chọn trước” – area-selective deposition – một công nghệ có thể giúp vượt qua các giới hạn của kỹ thuật in lithographic để tạo nên các bố cục trên miếng silicon của chip tiến trình 7nm.
Các kỹ thuật như "đa bố cục mẫu" – multiple patterning – đã giúp đảm bảo các bản mạch tích hợp có thể được mở rộng một cách chính xác, nhưng khi ngành công nghệ nỗ lực thu hẹp tiến trình từ 28nm về 7nm, các nhà sản xuất chip cần xử lý nhiều lớp bán dẫn hơn với các nét khắc còn nhỏ hơn nữa để tạo ra cách sắp xếp chính xác trên bố cục mẫu của chip.
Những nét khắc cần được đặt thẳng hàng giữa các lớp bán dẫn. Nếu không, nó sẽ dẫn tới "lỗi sắp xếp cạnh" – Edge Placement Error EPE – thách thức từng được chuyên gia về in lithography của Intel, Yan Borodovsky tin rằng kỹ thuật in hiện tại sẽ không thể giải quyết nổi và cuối cùng sẽ ngăn cản Định luật Moore. Hồi năm 2015, ông khuyến khích ngành công nghệ tập trung vào kỹ thuật lắng đọng vùng được chọn trước để vượt qua giới hạn của kỹ thuật in lithography. Đến tháng 11/2018, các nhà nghiên cứu của IBM đã khám phá ra cách khai thác kỹ thuật mới này, có thể một ngày nào đó sẽ kế thừa được kỹ thuật in lithography tia siêu cực tím EUV, vốn đang chuẩn bị được Samsung triển khai cho nhà máy của hãng sau nhiều năm ở trong phòng thí nghiệm.
Thực tế, các nhà máy sản xuất chip đã sử dụng một số dạng của kỹ thuật lắng đọng có lựa chọn này, để lắng đọng các vật liệu trên bề mặt miếng kim loại trong thiết bị. Việc lắng đọng vùng lựa chọn đòi hỏi một công cụ đặc biệt để có thể lắng đọng kết hợp nhiều loại vật liệu khác nhau – kim loại trên kim loại hay chất điện môi trên chất điện môi – trên một thiết bị.
Rudy J Wojtecki, nhà nghiên cứu tại Trung tâm Nghiên cứu Almaden của IBM giải thích nỗ lực của công ty trong việc cải thiện công nghệ mới: “Với các phương pháp sản xuất truyền thống, điều này sẽ đòi hỏi phải phủ lên một lớp chất nền với chất cản màu, sau đó cần tạo bố cục cho chất cản màu thông qua một bước phơi sáng, phát triển hình ảnh bố cục, lắng đọng một lớp phim vô cơ và sau đó loại bỏ chất cản màu để cho ra một vật liệu vô cơ đã được tạo bố cục. Chúng tôi tìm ra một cách để lắng đọng lớp phim vô cơ này đơn giản hơn, bằng cách sử dụng một quy trình tự làm thẳng hàng, nơi nhúng một lớp chất nền đã được tạo bố cục sẵn vào trong một dung dịch chứa một vật liệu đặc biệt và sau đó thêm một lớp chất nền nữa trong buồng lắng đọng là hoàn thành quá trình. Theo đúng nghĩa đen, chúng tôi có thể trồng một linh kiện của một thiết bị ở kích thước nano theo cách có thể điều khiển được”
Nhóm nghiên cứu sử dụng một trong ba phương pháp dành cho việc lắng đọng vùng được chọn trước có tên "lắng đọng lớp nguyên tử" – atomic layer deposition – với việc tập trung vào sử dụng "các lớp đơn tự lắp ghép" – self-assembled monolayers SAMs. Nghiên cứu mới có thể mở đường cho việc tạo ra phần cứng hỗ trợ tốt hơn cho các ứng dụng AI, chẳng hạn như các cấu trúc 3 chiều.
IBM không phải công ty duy nhất đang phát triển các kỹ thuật lắng đọng vùng lựa chọn lớp nguyên tử, nhưng Wojtecki cho rằng khả năng biến đổi cấu trúc hóa học cho các ứng dụng theo yêu cầu đã cho phép phát triển các phương pháp tạo hình, polyme hóa và vật liệu mới, để có thể mở rộng trong tương lai.
Gửi ý kiến của bạn
%7Cutmcsr%3D(direct)%7Cutmcmd%3D(none)%3B%2B__utmv%3D230716710.-%3B)